-
Notifications
You must be signed in to change notification settings - Fork 0
/
segbits_bram.db
270 lines (270 loc) · 10.2 KB
/
segbits_bram.db
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
BRAM.RAMB18E2_L.CLKARDCLKINV.V0 !05_91
BRAM.RAMB18E2_L.CLKARDCLKINV.V1 05_91
BRAM.RAMB18E2_L.CLKBWRCLKINV.V0 !05_94
BRAM.RAMB18E2_L.CLKBWRCLKINV.V1 05_94
BRAM.RAMB18E2_L.CLOCK_DOMAINS.COMMON 04_98
BRAM.RAMB18E2_L.CLOCK_DOMAINS.INDEPENDENT !04_98
BRAM.RAMB18E2_L.DOA_REG.V0 !04_58
BRAM.RAMB18E2_L.DOA_REG.V1 04_58
BRAM.RAMB18E2_L.DOB_REG.V0 !04_61
BRAM.RAMB18E2_L.DOB_REG.V1 04_61
BRAM.RAMB18E2_L.ENADDRENA.FALSE !04_101
BRAM.RAMB18E2_L.ENADDRENA.TRUE 04_101
BRAM.RAMB18E2_L.ENADDRENB.FALSE !04_100
BRAM.RAMB18E2_L.ENADDRENB.TRUE 04_100
BRAM.RAMB18E2_L.ENARDENINV.V0 !04_93
BRAM.RAMB18E2_L.ENARDENINV.V1 04_93
BRAM.RAMB18E2_L.ENBWRENINV.V0 !04_92
BRAM.RAMB18E2_L.ENBWRENINV.V1 04_92
BRAM.RAMB18E2_L.INIT_A[0] 05_02
BRAM.RAMB18E2_L.INIT_A[1] 05_14
BRAM.RAMB18E2_L.INIT_A[2] 05_26
BRAM.RAMB18E2_L.INIT_A[3] 05_38
BRAM.RAMB18E2_L.INIT_A[4] 05_62
BRAM.RAMB18E2_L.INIT_A[5] 05_74
BRAM.RAMB18E2_L.INIT_A[6] 05_86
BRAM.RAMB18E2_L.INIT_A[7] 05_98
BRAM.RAMB18E2_L.INIT_A[8] 05_08
BRAM.RAMB18E2_L.INIT_A[9] 05_20
BRAM.RAMB18E2_L.INIT_A[10] 05_32
BRAM.RAMB18E2_L.INIT_A[11] 05_44
BRAM.RAMB18E2_L.INIT_A[12] 05_68
BRAM.RAMB18E2_L.INIT_A[13] 05_80
BRAM.RAMB18E2_L.INIT_A[14] 05_92
BRAM.RAMB18E2_L.INIT_A[15] 05_104
BRAM.RAMB18E2_L.INIT_A[16] 05_50
BRAM.RAMB18E2_L.INIT_A[17] 05_56
BRAM.RAMB18E2_L.INIT_B[0] 05_05
BRAM.RAMB18E2_L.INIT_B[1] 05_17
BRAM.RAMB18E2_L.INIT_B[2] 05_29
BRAM.RAMB18E2_L.INIT_B[3] 05_41
BRAM.RAMB18E2_L.INIT_B[4] 05_65
BRAM.RAMB18E2_L.INIT_B[5] 05_77
BRAM.RAMB18E2_L.INIT_B[6] 05_89
BRAM.RAMB18E2_L.INIT_B[7] 05_101
BRAM.RAMB18E2_L.INIT_B[8] 05_11
BRAM.RAMB18E2_L.INIT_B[9] 05_23
BRAM.RAMB18E2_L.INIT_B[10] 05_35
BRAM.RAMB18E2_L.INIT_B[11] 05_47
BRAM.RAMB18E2_L.INIT_B[12] 05_71
BRAM.RAMB18E2_L.INIT_B[13] 05_83
BRAM.RAMB18E2_L.INIT_B[14] 05_95
BRAM.RAMB18E2_L.INIT_B[15] 05_107
BRAM.RAMB18E2_L.INIT_B[16] 05_53
BRAM.RAMB18E2_L.INIT_B[17] 05_59
BRAM.RAMB18E2_L.RDADDRCHANGEA.FALSE !04_97
BRAM.RAMB18E2_L.RDADDRCHANGEA.TRUE 04_97
BRAM.RAMB18E2_L.RDADDRCHANGEB.FALSE !04_96
BRAM.RAMB18E2_L.RDADDRCHANGEB.TRUE 04_96
BRAM.RAMB18E2_L.READ_WIDTH_A.36 05_49
BRAM.RAMB18E2_L.RSTRAMARSTRAMINV.V0 !04_91
BRAM.RAMB18E2_L.RSTRAMARSTRAMINV.V1 04_91
BRAM.RAMB18E2_L.RSTRAMBINV.V0 !04_90
BRAM.RAMB18E2_L.RSTRAMBINV.V1 04_90
BRAM.RAMB18E2_L.RSTREG_PRIORITY_A.REGCE 04_83
BRAM.RAMB18E2_L.RSTREG_PRIORITY_A.RSTREG !04_83
BRAM.RAMB18E2_L.RSTREG_PRIORITY_B.REGCE 04_82
BRAM.RAMB18E2_L.RSTREG_PRIORITY_B.RSTREG !04_82
BRAM.RAMB18E2_L.RSTREGARSTREGINV.V0 !04_85
BRAM.RAMB18E2_L.RSTREGARSTREGINV.V1 04_85
BRAM.RAMB18E2_L.SLEEP_ASYNC.FALSE !05_88
BRAM.RAMB18E2_L.SLEEP_ASYNC.TRUE 05_88
BRAM.RAMB18E2_L.SRVAL_A[0] 05_00
BRAM.RAMB18E2_L.SRVAL_A[1] 05_12
BRAM.RAMB18E2_L.SRVAL_A[2] 05_24
BRAM.RAMB18E2_L.SRVAL_A[3] 05_36
BRAM.RAMB18E2_L.SRVAL_A[4] 05_60
BRAM.RAMB18E2_L.SRVAL_A[5] 05_72
BRAM.RAMB18E2_L.SRVAL_A[6] 05_84
BRAM.RAMB18E2_L.SRVAL_A[7] 05_96
BRAM.RAMB18E2_L.SRVAL_A[8] 05_06
BRAM.RAMB18E2_L.SRVAL_A[9] 05_18
BRAM.RAMB18E2_L.SRVAL_A[10] 05_30
BRAM.RAMB18E2_L.SRVAL_A[11] 05_42
BRAM.RAMB18E2_L.SRVAL_A[12] 05_66
BRAM.RAMB18E2_L.SRVAL_A[13] 05_78
BRAM.RAMB18E2_L.SRVAL_A[14] 05_90
BRAM.RAMB18E2_L.SRVAL_A[15] 05_102
BRAM.RAMB18E2_L.SRVAL_A[16] 05_48
BRAM.RAMB18E2_L.SRVAL_A[17] 05_54
BRAM.RAMB18E2_L.SRVAL_B[0] 05_03
BRAM.RAMB18E2_L.SRVAL_B[1] 05_15
BRAM.RAMB18E2_L.SRVAL_B[2] 05_27
BRAM.RAMB18E2_L.SRVAL_B[3] 05_39
BRAM.RAMB18E2_L.SRVAL_B[4] 05_63
BRAM.RAMB18E2_L.SRVAL_B[5] 05_75
BRAM.RAMB18E2_L.SRVAL_B[6] 05_87
BRAM.RAMB18E2_L.SRVAL_B[7] 05_99
BRAM.RAMB18E2_L.SRVAL_B[8] 05_09
BRAM.RAMB18E2_L.SRVAL_B[9] 05_21
BRAM.RAMB18E2_L.SRVAL_B[10] 05_33
BRAM.RAMB18E2_L.SRVAL_B[11] 05_45
BRAM.RAMB18E2_L.SRVAL_B[12] 05_69
BRAM.RAMB18E2_L.SRVAL_B[13] 05_81
BRAM.RAMB18E2_L.SRVAL_B[14] 05_93
BRAM.RAMB18E2_L.SRVAL_B[15] 05_105
BRAM.RAMB18E2_L.SRVAL_B[16] 05_51
BRAM.RAMB18E2_L.SRVAL_B[17] 05_57
BRAM.RAMB18E2_L.WRITE_MODE_A.NO_CHANGE 05_43 !05_46
BRAM.RAMB18E2_L.WRITE_MODE_A.READ_FIRST !05_43 05_46
BRAM.RAMB18E2_L.WRITE_MODE_A.WRITE_FIRST !05_43 !05_46
BRAM.RAMB18E2_L.WRITE_MODE_B.NO_CHANGE !05_52 05_55
BRAM.RAMB18E2_L.WRITE_MODE_B.READ_FIRST 05_52 !05_55
BRAM.RAMB18E2_L.WRITE_MODE_B.WRITE_FIRST !05_52 !05_55
BRAM.RAMB18E2_L.WRITE_WIDTH_B.36 05_64
BRAM.RAMB18E2_U.CLKARDCLKINV.V0 !04_165
BRAM.RAMB18E2_U.CLKARDCLKINV.V1 04_165
BRAM.RAMB18E2_U.CLKBWRCLKINV.V0 !05_163
BRAM.RAMB18E2_U.CLKBWRCLKINV.V1 05_163
BRAM.RAMB18E2_U.CLOCK_DOMAINS.COMMON 04_206
BRAM.RAMB18E2_U.CLOCK_DOMAINS.INDEPENDENT !04_206
BRAM.RAMB18E2_U.DOA_REG.V0 !05_184
BRAM.RAMB18E2_U.DOA_REG.V1 05_184
BRAM.RAMB18E2_U.DOB_REG.V0 !05_181
BRAM.RAMB18E2_U.DOB_REG.V1 05_181
BRAM.RAMB18E2_U.ENADDRENA.FALSE !04_195
BRAM.RAMB18E2_U.ENADDRENA.TRUE 04_195
BRAM.RAMB18E2_U.ENADDRENB.FALSE !04_193
BRAM.RAMB18E2_U.ENADDRENB.TRUE 04_193
BRAM.RAMB18E2_U.ENARDENINV.V0 !05_160
BRAM.RAMB18E2_U.ENARDENINV.V1 05_160
BRAM.RAMB18E2_U.ENBWRENINV.V0 !05_157
BRAM.RAMB18E2_U.ENBWRENINV.V1 05_157
BRAM.RAMB18E2_U.INIT_A[0] 05_134
BRAM.RAMB18E2_U.INIT_A[1] 05_146
BRAM.RAMB18E2_U.INIT_A[2] 05_158
BRAM.RAMB18E2_U.INIT_A[3] 05_170
BRAM.RAMB18E2_U.INIT_A[4] 05_194
BRAM.RAMB18E2_U.INIT_A[5] 05_206
BRAM.RAMB18E2_U.INIT_A[6] 05_218
BRAM.RAMB18E2_U.INIT_A[7] 05_230
BRAM.RAMB18E2_U.INIT_A[8] 05_140
BRAM.RAMB18E2_U.INIT_A[9] 05_152
BRAM.RAMB18E2_U.INIT_A[10] 05_164
BRAM.RAMB18E2_U.INIT_A[11] 05_176
BRAM.RAMB18E2_U.INIT_A[12] 05_200
BRAM.RAMB18E2_U.INIT_A[13] 05_212
BRAM.RAMB18E2_U.INIT_A[14] 05_224
BRAM.RAMB18E2_U.INIT_A[15] 05_236
BRAM.RAMB18E2_U.INIT_A[16] 05_182
BRAM.RAMB18E2_U.INIT_A[17] 05_188
BRAM.RAMB18E2_U.INIT_B[0] 05_137
BRAM.RAMB18E2_U.INIT_B[1] 05_149
BRAM.RAMB18E2_U.INIT_B[2] 05_161
BRAM.RAMB18E2_U.INIT_B[3] 05_173
BRAM.RAMB18E2_U.INIT_B[4] 05_197
BRAM.RAMB18E2_U.INIT_B[5] 05_209
BRAM.RAMB18E2_U.INIT_B[6] 05_221
BRAM.RAMB18E2_U.INIT_B[7] 05_233
BRAM.RAMB18E2_U.INIT_B[8] 05_143
BRAM.RAMB18E2_U.INIT_B[9] 05_155
BRAM.RAMB18E2_U.INIT_B[10] 05_167
BRAM.RAMB18E2_U.INIT_B[11] 05_179
BRAM.RAMB18E2_U.INIT_B[12] 05_203
BRAM.RAMB18E2_U.INIT_B[13] 05_215
BRAM.RAMB18E2_U.INIT_B[14] 05_227
BRAM.RAMB18E2_U.INIT_B[15] 05_239
BRAM.RAMB18E2_U.INIT_B[16] 05_185
BRAM.RAMB18E2_U.INIT_B[17] 05_191
BRAM.RAMB18E2_U.RDADDRCHANGEA.FALSE !04_191
BRAM.RAMB18E2_U.RDADDRCHANGEA.TRUE 04_191
BRAM.RAMB18E2_U.RDADDRCHANGEB.FALSE !04_192
BRAM.RAMB18E2_U.RDADDRCHANGEB.TRUE 04_192
BRAM.RAMB18E2_U.READ_WIDTH_A.36 05_208
BRAM.RAMB18E2_U.RSTRAMARSTRAMINV.V0 !05_154
BRAM.RAMB18E2_U.RSTRAMARSTRAMINV.V1 05_154
BRAM.RAMB18E2_U.RSTRAMBINV.V0 !04_157
BRAM.RAMB18E2_U.RSTRAMBINV.V1 04_157
BRAM.RAMB18E2_U.RSTREG_PRIORITY_A.REGCE 04_148
BRAM.RAMB18E2_U.RSTREG_PRIORITY_A.RSTREG !04_148
BRAM.RAMB18E2_U.RSTREG_PRIORITY_B.REGCE 04_145
BRAM.RAMB18E2_U.RSTREG_PRIORITY_B.RSTREG !04_145
BRAM.RAMB18E2_U.RSTREGARSTREGINV.V0 !05_151
BRAM.RAMB18E2_U.RSTREGARSTREGINV.V1 05_151
BRAM.RAMB18E2_U.SLEEP_ASYNC.FALSE !05_166
BRAM.RAMB18E2_U.SLEEP_ASYNC.TRUE 05_166
BRAM.RAMB18E2_U.SRVAL_A[0] 05_132
BRAM.RAMB18E2_U.SRVAL_A[1] 05_145
BRAM.RAMB18E2_U.SRVAL_A[2] 05_156
BRAM.RAMB18E2_U.SRVAL_A[3] 05_168
BRAM.RAMB18E2_U.SRVAL_A[4] 05_192
BRAM.RAMB18E2_U.SRVAL_A[5] 05_204
BRAM.RAMB18E2_U.SRVAL_A[6] 05_216
BRAM.RAMB18E2_U.SRVAL_A[7] 05_228
BRAM.RAMB18E2_U.SRVAL_A[8] 05_138
BRAM.RAMB18E2_U.SRVAL_A[9] 05_150
BRAM.RAMB18E2_U.SRVAL_A[10] 05_162
BRAM.RAMB18E2_U.SRVAL_A[11] 05_174
BRAM.RAMB18E2_U.SRVAL_A[12] 05_198
BRAM.RAMB18E2_U.SRVAL_A[13] 05_210
BRAM.RAMB18E2_U.SRVAL_A[14] 05_222
BRAM.RAMB18E2_U.SRVAL_A[15] 05_234
BRAM.RAMB18E2_U.SRVAL_A[16] 05_180
BRAM.RAMB18E2_U.SRVAL_A[17] 05_186
BRAM.RAMB18E2_U.SRVAL_B[0] 05_135
BRAM.RAMB18E2_U.SRVAL_B[1] 05_147
BRAM.RAMB18E2_U.SRVAL_B[2] 05_159
BRAM.RAMB18E2_U.SRVAL_B[3] 05_171
BRAM.RAMB18E2_U.SRVAL_B[4] 05_195
BRAM.RAMB18E2_U.SRVAL_B[5] 05_207
BRAM.RAMB18E2_U.SRVAL_B[6] 05_219
BRAM.RAMB18E2_U.SRVAL_B[7] 05_231
BRAM.RAMB18E2_U.SRVAL_B[8] 05_141
BRAM.RAMB18E2_U.SRVAL_B[9] 05_153
BRAM.RAMB18E2_U.SRVAL_B[10] 05_165
BRAM.RAMB18E2_U.SRVAL_B[11] 05_177
BRAM.RAMB18E2_U.SRVAL_B[12] 05_201
BRAM.RAMB18E2_U.SRVAL_B[13] 05_213
BRAM.RAMB18E2_U.SRVAL_B[14] 05_225
BRAM.RAMB18E2_U.SRVAL_B[15] 05_237
BRAM.RAMB18E2_U.SRVAL_B[16] 05_183
BRAM.RAMB18E2_U.SRVAL_B[17] 05_189
BRAM.RAMB18E2_U.WRITE_MODE_A.NO_CHANGE !05_193 05_199
BRAM.RAMB18E2_U.WRITE_MODE_A.READ_FIRST 05_193 !05_199
BRAM.RAMB18E2_U.WRITE_MODE_A.WRITE_FIRST !05_193 !05_199
BRAM.RAMB18E2_U.WRITE_MODE_B.NO_CHANGE !05_187 05_190
BRAM.RAMB18E2_U.WRITE_MODE_B.READ_FIRST 05_187 !05_190
BRAM.RAMB18E2_U.WRITE_MODE_B.WRITE_FIRST !05_187 !05_190
BRAM.RAMB18E2_U.WRITE_WIDTH_B.36 05_214
BRAM.RAMB36E2.CLKARDCLKINV.V0 !04_165 !05_91
BRAM.RAMB36E2.CLKARDCLKINV.V1 04_165 05_91
BRAM.RAMB36E2.CLKBWRCLKINV.V0 !05_94 !05_163
BRAM.RAMB36E2.CLKBWRCLKINV.V1 05_94 05_163
BRAM.RAMB36E2.CLOCK_DOMAINS.COMMON 04_98 04_206
BRAM.RAMB36E2.CLOCK_DOMAINS.INDEPENDENT !04_98 !04_206
BRAM.RAMB36E2.DOA_REG.V0 !04_58 !05_184
BRAM.RAMB36E2.DOA_REG.V1 04_58 05_184
BRAM.RAMB36E2.EN_ECC_WRITE.FALSE !05_130
BRAM.RAMB36E2.EN_ECC_WRITE.TRUE 05_130
BRAM.RAMB36E2.ENADDRENA.FALSE !04_101 !04_195
BRAM.RAMB36E2.ENADDRENA.TRUE 04_101 04_195
BRAM.RAMB36E2.ENADDRENB.FALSE !04_100 !04_193
BRAM.RAMB36E2.ENADDRENB.TRUE 04_100 04_193
BRAM.RAMB36E2.ENARDENINV.V0 !04_93 !05_160
BRAM.RAMB36E2.ENARDENINV.V1 04_93 05_160
BRAM.RAMB36E2.ENBWRENINV.V0 !04_92 !05_157
BRAM.RAMB36E2.ENBWRENINV.V1 04_92 05_157
BRAM.RAMB36E2.RDADDRCHANGEA.FALSE !04_97 !04_191
BRAM.RAMB36E2.RDADDRCHANGEA.TRUE 04_97 04_191
BRAM.RAMB36E2.RDADDRCHANGEB.FALSE !04_96 !04_192
BRAM.RAMB36E2.RDADDRCHANGEB.TRUE 04_96 04_192
BRAM.RAMB36E2.READ_WIDTH_A.72 05_49 05_208
BRAM.RAMB36E2.RSTRAMARSTRAMINV.V0 !04_91 !05_154
BRAM.RAMB36E2.RSTRAMARSTRAMINV.V1 04_91 05_154
BRAM.RAMB36E2.RSTRAMBINV.V0 !04_90 !04_157
BRAM.RAMB36E2.RSTRAMBINV.V1 04_90 04_157
BRAM.RAMB36E2.RSTREG_PRIORITY_A.REGCE 04_83 04_148
BRAM.RAMB36E2.RSTREG_PRIORITY_A.RSTREG !04_83 !04_148
BRAM.RAMB36E2.RSTREG_PRIORITY_B.REGCE 04_82 04_145
BRAM.RAMB36E2.RSTREG_PRIORITY_B.RSTREG !04_82 !04_145
BRAM.RAMB36E2.RSTREGARSTREGINV.V0 !04_85 !05_151
BRAM.RAMB36E2.RSTREGARSTREGINV.V1 04_85 05_151
BRAM.RAMB36E2.SLEEP_ASYNC.FALSE !05_88 !05_166
BRAM.RAMB36E2.SLEEP_ASYNC.TRUE 05_88 05_166
BRAM.RAMB36E2.WRITE_MODE_A.NO_CHANGE 05_43 !05_46 !05_193 05_199
BRAM.RAMB36E2.WRITE_MODE_A.READ_FIRST !05_43 05_46 05_193 !05_199
BRAM.RAMB36E2.WRITE_MODE_A.WRITE_FIRST !05_43 !05_46 !05_193 !05_199
BRAM.RAMB36E2.WRITE_MODE_B.NO_CHANGE !05_52 05_55 !05_187 05_190
BRAM.RAMB36E2.WRITE_MODE_B.READ_FIRST 05_52 !05_55 05_187 !05_190
BRAM.RAMB36E2.WRITE_MODE_B.WRITE_FIRST !05_52 !05_55 !05_187 !05_190
BRAM.RAMB36E2.WRITE_WIDTH_B.72 05_64 05_214